1. Bekleme / Hafiza +5V R1 820R R4 820R Q̄ Q R2 10k R3 10k 1 2 Q1 2N3904 C B E Iletimde Q2 2N3904 C B E Kesimde R S S1 S2 GND Q1: Iletimde Q2: Kesimde 1 R2: Qbar kolektor -> S dugumu / Q2 base 2 R3: Q kolektor -> R dugumu / Q1 base
Bekleme / Hafiza

S1 ve S2 acik. Devre son durumunu korur; bu anda Q=1 oldugu icin sagdaki Q LED yanar.

AND kapisi Y = A . B (NAND asamasi + inverter) +5V R1 R2 NAND dugumu A B Y GND
AND aciklamasi

A ve B birlikte 1 olmadigi icin cikis 0 kalir.

OR kapisi Y = A + B (NOR asamasi + inverter) +5V NOR dugumu A B Y GND
OR aciklamasi

A veya B 1 olursa cikis 1 olur.

XOR kapisi Y = (A NAND N1) NAND (B NAND N1), N1 = A NAND B A B NAND 1 N1=1 A B NAND 2 N2=1 A N1 NAND 3 N3=1 N1 B NAND 4 Y = N2 NAND N3 N2 N3 Y N1 agi N2/N3 agi Y agi GND N1 once A ve B'yi karsilastirir; N2 ve N3 tek farkli girisleri ayirir. Son NAND yalnizca A ve B farkliyken Y=1 yapar.
XOR aciklamasi

A ve B ayni oldugu icin cikis 0 kalir.

NOT kapisi Y = A degil (tek NPN inverter) +5V Y A Q1 2N3904 GND
NOT aciklamasi

A=0 iken transistor kesimdedir; pull-up direnci cikisi 1 yapar.

JK latch J set, K reset, EN acikken durum uygulanir; J=K=1 toggle yapar. J K EN Giris kapilari J . Qbar K . Q Enable SR bellek iki BJT capraz bagli Q durumunu tutar Q Geri besleme: Q ve Qbar, J/K kapilarinin hangi yonde calisacagini belirler.
JK latch aciklamasi

EN kapali oldugu icin latch mevcut Q durumunu saklar.

D tipi latch D girisi, EN acikken Q'ya aktarilir; EN kapaninca Q saklanir. D EN D ve NOT S = D . EN R = Dbar . EN transistor kapilari SR bellek Q = D Q
D latch aciklamasi

EN kapali oldugu icin D girisi Q'yu degistirmez.

T tipi latch T=1 ve EN darbelerinde Q toggle olur; T=0 iken durum korunur. T EN Toggle kapilari S = T . EN . Qbar R = T . EN . Q geri beslemeli kontrol SR bellek Q toggle/hafiza Q
T latch aciklamasi

EN kapali oldugu icin T girisi Q'yu degistirmez.